Design Verification Engineer
نُشرت في :
28-01-2025
صاحب العمل نشط
1 وظيفة شاغرة
حالة تأهب وظيفة
سيتم تحديثك بأحدث تنبيهات الوظائف عبر البريد الإلكترونيValid email field required
أرسل الوظائف
شارك هذه الوظيفة
أرسل لي وظائف مشابهة
حالة تأهب وظيفة
سيتم تحديثك بأحدث تنبيهات الوظائف عبر البريد الإلكترونيValid email field required
أرسل الوظائف
الوصف الوظيفي
- Conduct design verification using SystemVerilog/UVM, C/C++.
- Develop an integration test environment using VIP (Verification IP).
- Create checkers and scoreboards for verification.
- Verify the design using SystemVerilog ertions.
- Develop a comprehensive test plan for verification tasks.
Required Qualifications
- Proficient in SystemVerilog HDL, Object-Oriented Programming (OOP), Python, TCL, and s programming.
- Preferred background in System-on-Chip (SoC) design and understanding of bus concepts.
نوع التوظيف
دوام كامل
المجال
القسم / المجال المهني
المهارات المطلوبة
الإبلاغ عن هذه الوظيفة
إخلاء المسؤولية: د.جوب هو مجرد منصة تربط بين الباحثين عن عمل وأصحاب العمل. ننصح المتقدمين بإجراء بحث مستقل خاص بهم في أوراق اعتماد صاحب العمل المحتمل.
نحن نحرص على ألا يتم طلب أي مدفوعات مالية من قبل عملائنا، وبالتالي فإننا ننصح بعدم مشاركة أي معلومات شخصية أو متعلقة بالحسابات المصرفية مع أي طرف ثالث. إذا كنت تشك في وقوع أي احتيال أو سوء تصرف، فيرجى التواصل معنا من خلال تعبئة النموذج الموجود على الصفحة اتصل بنا
