Stage Configuration Rseau
Stage Configuration Rseau
Employer Active
Job Alert
You will be updated with latest job alerts via email
Share
Job Alert
You will be updated with latest job alerts via email
Not Disclosed
Salary Not Disclosed
1 Vacancy
Job Description
Qui sommesnous
Fonde en 2019 avec le soutien de lUnion europenne SiPearl incarne le rve de lEurope de matriser le cur technologique de ses supercalculateurs : le microprocesseur.
SiPearl dveloppe Rhea le microprocesseur europen hautes performances et basse consommation ddi au supercalcul et IA.
Cette nouvelle gnration de microprocesseurs ciblera en premier lieu lcosystme EuroHPC qui dploie en Europe des infrastructures de calcul intensif de classe mondiale pour rsoudre les dfis majeurs de la recherche mdicale de lintelligence artificielle de la scurit de la gestion de lnergie et du climat avec une empreinte carbone rduite.
SiPearl travaille en troite collaboration avec ses 30 partenaires du consortium European Processor Initiative (EPI) grands noms de la communaut scientifique des centres de calcul intensif et de lindustrie qui sont ses parties prenantes futurs clients et utilisateurs finaux.
SiPearl emploie plus de 190 personnes dans :
- France (MaisonsLaffitte Grenoble Massy Sophia Antipolis)
- Allemagne (Duisbourg)
- Espagne (Barcelone)
- et lItalie (Bologne)
SiPearl fait partie de la promotion 2024 du programme French Tech Next 120.
propos du stage :
Dans ce rle vous travaillerez en troite collaboration avec Louis DuretRobert notre ingnieur systme numrique.
Lobjectif du stage est de poursuivre le dveloppement dun rseau sur puce ddi la configuration et ltat des IP/soussystmes en y apportant des amliorations de connectivit. Au cours de ce stage vous devrez dfinir les besoins le plan de dveloppement dvelopper les modules fonctionnels les tests de rgression et rdiger la documentation.
Ce qui vous permettra de russir dans ce rle :
- Bonne comprhension de larchitecture moderne des processeurs
- Bonne capacit dapprentissage
- Bonne capacit dcriture
- Familiarit avec Verilog SystemVerilog VHDL
- Familiarit avec la simulation RTL et le dbogage de formes donde
- Familiarit avec le langage C
- La matrise de langlais est une condition pralable la russite dans ce rle car une communication efficace en anglais est essentielle pour la collaboration et lexcution sans faille des responsabilits.
Cher(e) candidat(e) mme si vous pensez ne pas remplir toutes les conditions mentionnes cidessus nhsitez pas postuler et nous faire part des raisons pour lesquelles vous pensez que vous seriez un bon candidat.
Processus de recrutement
Entretien de dcouverte avec notre Talent Acquisition Partner (30)
Test AssessFirst il ny a pas de bonnes ou de mauvaises rponses ; notre objectif est de voir audel de votre CV (45)
1 entretien technique (1h)
Avantages et conditions de travail :
Contrat : Stage de prembauche (stage de fin dtudes) 6 mois
Site : MaisonsLaffite
Dbut : partir de janvier 2025
Avantages : ticketsrestaurants (60% pris en charge par SiPearl) 3 jours de congs pays
Activits telles que : Hackathons Dfis de formation All hands sessions vnements dquipe vnements dentreprise et bien plus encore
tesvous curieux/euse den savoir plus sur nous
Suiveznous sur LinkedIn pour rester inform(e) de nos dernires actualits
Tenezvous inform(e) de nos activits de recrutement : SiPearl page carrires
Dcouvrez notre culture : Welcome to the Jungle
Chez SiPearl nous nous engageons construire un lieu de travail diversifi et inclusif qui prospre grce la force de perspectives et dorigines varies. Nous recrutons des talents en fonction du mrite de lexprience et de lalignement avec les objectifs et les valeurs de notre entreprise.
Employment Type
Full Time
