صاحب العمل نشط
حالة تأهب وظيفة
سيتم تحديثك بأحدث تنبيهات الوظائف عبر البريد الإلكترونيحالة تأهب وظيفة
سيتم تحديثك بأحدث تنبيهات الوظائف عبر البريد الإلكتروني3-5 سنوات من الخبرة المثبتة في تطوير تصميم الأجهزة. الخبرة في HDLs مثل Verilog وSystemVerilog وVHDL وSystemC. خبرة في البرمجة النصية وسير عمل الواجهة الأمامية والتحقق والتكامل داخل بيئة تصميم الأجهزة. الخبرة في بيئات UVM الخبرة في التحقق الرسمي
دوام جزئي